طراحی تمام جمع کننده هیبرید با توان مصرفی پایین و سرعت بالا
پایان نامه
- وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیرانتفاعی و غیردولتی سجاد مشهد
- نویسنده سمیرا رستمی
- استاد راهنما عباس گلمکانی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1392
چکیده
در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های cmos مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال و تابع اکثریت استفاده شده است. همه مدارات جمع کننده پایان نامه را توسط نرم افزار hspise در تکنولوژیcmos mµ 0.18 tsmc و 45nm fin fet- شبیه سازی کرده و به نتایج جدیدی رسیده ایم و مدارات را با هم مقایسه کرده ایم. ما طبقه ورودی(h=a ⨁ b) را تغییر داده، از منطق ترانزیستور عبوری و تکنیک gdi استفاده کرده و شبیه سازی کرده ایم و به توان مصرفی، زمان تاخیر و در نتیجه pdp بهتری رسیده ایم. در سایر جمع کننده ها طبقه خروجی cout را تغییر داده و بعد از شبیه سازی به نتایج بهتری رسیده ایم.
منابع مشابه
طراحی یک تمام جمع کننده جدید برای کاربردهای سرعت بالا و توان مصرفی پائین در تکنولوژی 65نانو متر سی ماس
طراحی یک تمام جمع کننده بهینه با استفاده از روشی جدید به نحوی است که با استفاده از کمترین ترانزیستور، توان مصرفی و تاخیر انتشار کاهش یابد و سرعت عملکرد افزایش یابد. سپس مدارات طراحی شده با نرم افزارهای مربوطه مانندhspice و ... شبیه سازی شده و اجرا می شود و نتایج بدست آمده با نتایج کارهای انجام شده قبلی در مقالات و مستندات مقایسه و نتایج بهبود یافته ارائه می شود
طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره‌ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین
In this paper, a dual loop PLL with short locking time, low power consumption and low reference spur is presented. The output frequency and reference frequency of the designed circuit are 3.2 GHz and 50 MHz, respectively, aimed to WiMAX applications. In the proposed circuit in locked state, some parts of the circuit could be powered off, to reduce overall power consumption. Phase detection in t...
متن کاملیک سلول XOR جدید دو ورودی مبتنی بر CNTFET با توان نشتی فوق العاده پایین برای تمام جمع کننده های ولتاژ پایین و توان پایین
گیت XOR یکی از بلوک های سازنده پایه در یک مدار تمام جمع کننده می باشد که بهبود عملکرد آن می تواند به یک تمام جمع کننده بهبود یافته منجر شود. بدین منظور، در این مقاله، یک سلول XOR جدید ولتاژ پایین مبتنی بر ترانزیستور های اثر میدان نانو لوله کربنی (CNTFET) پیشنهاد شده است. اهداف طراحی اصلی برای این مدار جدید، اتلاف توان کم، جریان نشتی پایین و سوئینگ ولتاژ کامل در یک ولتاژ تغذیه کم (Vdd = 0.5 V) م...
متن کاملطراحی ضرب کننده ولتاژ پایین با توان مصرفی کم
چکیده ضرب کننده های آنالوگ یکی از بلوک های مهم در ساختار سیستم های پردازش سیگنال و همچنین سیستم های مخابراتی می باشند. از مهمترین کاربرد این مدارات می توان به مدولاتورها، چند برابر کننده های فرکانس، شبکه های عصبی، سیستم های اندازه گیری، فیلترهای تطبیقی، حلقه های قفل فاز و… اشاره نمود. تابع خروجی ضرب کننده ایده-آل بصورت ضرب دو سیگنال x و y می باشد. اولین ضرب کننده آنالوگ نیمه هادی توسط گیلبر...
15 صفحه اولطراحی و شبیه‌سازی تقویت‌کننده کم نویز باند باریک با توان مصرفی پایین در فناوری 180 نانومترCMOS
خلاصه: در این مقاله، طراحی تقویت‌کننده کم نویز (LNA) با القاگر در سورس در فرکانس 2.4GHz ارائه شده است. فناوری استفاده شده در طراحی این مقاله TSMC 0.18um CMOS است. ساختار کسکود باعث کاهش توان مصرفی در مدار می‌شود[1]؛ از طرفی مزیت استفاده از ساختار کسکود، افزایش امپدانس خروجی در مدار است که این افزایش امپدانس، افزایش بهره مدار را به دنبال دارد. مدار ارائه‌شده یک تقویت‌کننده کم نویز کسکود شده با ا...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیرانتفاعی و غیردولتی سجاد مشهد
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023